008240612s2023      us  |||||||||||||||c||eng  d
■001000016932212
■00520240214100428
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798379759209
■035    ▼a(MiAaPQ)AAI30489954
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a004
■1001  ▼aOzen,  Elbruz.
■24510▼aAlgorithm-Centric  Design  of  Reliable  and  Efficient  Deep  Learning  Processing  Systems▼h[electronic  resource]
■260    ▼a[S.l.]:▼bUniversity  of  California,  San  Diego.  ▼c2023
■260  1▼aAnn  Arbor  :▼bProQuest  Dissertations  &  Theses,  ▼c2023
■300    ▼a1  online  resource(303  p.)
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  84-12,  Section:  A.
■500    ▼aAdvisor:  Orailoglu,  Alex.
■5021  ▼aThesis  (Ph.D.)--University  of  California,  San  Diego,  2023.
■506    ▼aThis  item  must  not  be  sold  to  any  third  party  vendors.
■520    ▼aArtificial  intelligence  techniques  driven  by  deep  learning  have  experienced  significant  advancements  in  the  past  decade.  The  usage  of  deep  learning  methods  has  increased  dramatically  in  practical  application  domains  such  as  autonomous  driving,  healthcare,  and  robotics,  where  the  utmost  hardware  resource  efficiency,  as  well  as  strict  hardware  safety  and  reliability  requirements,  are  often  imposed.  The  increasing  computational  cost  of  deep  learning  models  has  been  traditionally  tackled  through  model  compression  and  domain-specific  accelerator  design.  As  the  cost  of  conventional  fault  tolerance  methods  is  often  prohibitive  in  consumer  electronics,  the  question  of  functional  safety  and  reliability  for  deep  learning  hardware  is  still  in  its  infancy.  This  dissertation  outlines  a  novel  approach  to  deliver  dramatic  boosts  in  hardware  safety,  reliability,  and  resource  efficiency  through  a  synergistic  co-design  paradigm.  We  first  observe  and  make  use  of  the  unique  algorithmic  characteristics  of  deep  neural  networks,  including  plasticity  in  the  design  process,  resiliency  to  small  numerical  perturbations,  and  their  inherent  redundancy,  as  well  as  the  unique  micro-architectural  properties  of  deep  learning  accelerators  such  as  regularity.  The  advocated  approach  is  accomplished  by  reshaping  deep  neural  networks,  enhancing  deep  neural  network  accelerators  strategically,  prioritizing  the  overall  functional  correctness,  and  minimizing  the  associated  costs  through  the  statistical  nature  of  deep  neural  networks.  To  illustrate,  our  analysis  demonstrates  that  deep  neural  networks  equipped  with  the  proposed  techniques  can  maintain  accuracy  gracefully,  even  at  extreme  rates  of  hardware  errors.  As  a  result,  the  described  methodology  can  embed  strong  safety  and  reliability  characteristics  in  mission-critical  deep  learning  applications  at  a  negligible  cost.  The  proposed  approach  further  offers  a  promising  avenue  for  handling  the  micro-architectural  challenges  of  deep  neural  network  accelerators  and  boosting  resource  efficiency  through  the  synergistic  co-design  of  deep  neural  networks  and  hardware  micro-architectures.
■590    ▼aSchool  code:  0033.
■650  4▼aComputer  science.
■650  4▼aComputer  engineering.
■650  4▼aInformation  science.
■653    ▼aDeep  learning
■653    ▼aPractical  application
■653    ▼aHardware
■653    ▼aDeep  neural  networks
■653    ▼aMicro-architectural  properties
■653    ▼aHardware  errors
■690    ▼a0984
■690    ▼a0464
■690    ▼a0723
■71020▼aUniversity  of  California,  San  Diego▼bComputer  Science  and  Engineering.
■7730  ▼tDissertations  Abstracts  International▼g84-12A.
■773    ▼tDissertation  Abstract  International
■790    ▼a0033
■791    ▼aPh.D.
■792    ▼a2023
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T16932212▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.
■980    ▼a202402▼f2024