MARC

 008250123s2024        us                              c    eng  d
■001000017162155
■00520250211151939
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798382787336
■035    ▼a(MiAaPQ)AAI31301917
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a004
■1001  ▼aSohrabizadeh,  Atefeh.
■24510▼aCustomized  Computing  and  Machine  Learning
■260    ▼a[Sl]▼bUniversity  of  California,  Los  Angeles▼c2024
■260  1▼aAnn  Arbor▼bProQuest  Dissertations  &  Theses▼c2024
■300    ▼a232  p
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  85-12,  Section:  B.
■500    ▼aAdvisor:  Cong,  Jinsheng  Jason.
■5021  ▼aThesis  (Ph.D.)--University  of  California,  Los  Angeles,  2024.
■520    ▼aNowadays,  abundant  data  across  various  domains  necessitate  high-performance  computing  capabilities.  While  we  used  to  be  able  to  answer  this  need  by  scaling  the  frequency,  the  breakdown  of  Dennard's  scaling  has  rendered  this  approach  obsolete.  On  the  other  hand,  Domain-specific  Accelerators  (DSAs)  have  gained  a  growing  interest  since  they  can  offer  high  performance  while  being  energy  efficient.  This  stems  from  several  factors,  such  as,  1)  they  support  utilizing  special  data  types  and  operations,  2)  they  offer  massive  parallelism,  3)  one  can  customize  the  memory  access,  4)  customizing  the  control/data  path  helps  with  amortizing  the  overhead  of  fixed  instructions,  and  5)  one  has  the  option  of  co-designing  the  algorithm  with  the  hardware.Unfortunately,  despite  the  huge  speedups  that  DSAs  can  deliver  compared  to  general-purpose  processors,  their  programmability  has  not  caught  up.  In  the  past  few  decades,  High-Level  Synthesis  (HLS)  tools  were  introduced  to  raise  the  abstraction  level  and  free  designers  from  delving  into  architecture  details  at  the  circuit  level.  While  HLS  can  significantly  reduce  the  efforts  involved  in  the  hardware  architecture  design,  not  every  HLS  code  yields  optimal  performance,  requiring  designers  to  articulate  the  most  suitable  microarchitecture  for  the  target  application.  This  can  affect  the  design  turnaround  times  as  there  are  more  choices  to  explore  at  a  higher  level.  Moreover,  this  limitation  has  confined  the  DSA  community  primarily  to  hardware  designers,  impeding  widespread  adoption.  This  dissertation  endeavors  to  alleviate  this  problem  by  combining  customized  computing  and  machine  learning.  Consequently,  this  dissertation  consists  of  two  core  parts:  1)  customized  computing  tailored  for  machine  learning  applications,  and  2)  machine  learning  employed  to  automate  the  optimization  process  of  customized  computing.  Our  focus  will  be  on  FPGAs  as  their  cost-effective  nature  and  rapid  prototyping  capabilities  make  them  especially  suitable  for  our  research. The  large  amounts  of  data  available  in  data  centers  have  motivated  researchers  to  develop  machine  learning  algorithms  for  processing  them.  Given  that  a  significant  portion  of  data  stored  in  these  centers  exists  in  the  form  of  images  or  graphs,  our  attention  is  directed  towards  two  prominent  algorithms  designed  for  such  tasks:  Convolutional  Neural  Network  (CNN)  and  Graph  Convolutional  Network  (GCN).  In  the  first  part  of  the  dissertation,  we  develop  architecture  templates  for  accelerating  these  applications.  This  approach  facilitates  a  reduction  in  the  development  cycle,  allowing  the  instantiation  of  module  templates  with  customizable  parameters  based  on  the  specific  target  application.In  the  second  part  of  the  dissertation,  we  move  our  focus  to  general  applications  and  work  on  automating  their  optimization  steps  including  design  space  exploration  and  performance/area  modeling.  Therefore,  we  structure  our  problem  in  a  way  that  can  be  fed  into  the  learning  algorithms.  We  develop  a  highly  efficient  bottleneck  optimizer  to  explore  the  search  space.  We  also  explore  different  learning  algorithms  including  multi-layer  perceptron,  graph  neural  networks,  attention  networks,  jumping  knowledge  networks,  etc.,  aiming  to  create  a  performance  predictor  that  is  both  highly  accurate  and  robust.  Our  studies  show  that  we  can  optimize  the  microarchitecture  of  general  applications  quickly  using  our  automated  tools.  This  can  open  new  doors  to  those  without  hardware  knowledge  to  try  customized  computing  which  in  turn  helps  to  broaden  the  FPGA  community  and  further  improve  its  technology.
■590    ▼aSchool  code:  0031.
■650  4▼aComputer  science
■650  4▼aComputer  engineering
■653    ▼aCustomized  computing
■653    ▼aElectronic  Design  Automation
■653    ▼aGraph  neural  networks
■653    ▼aHigh-level  synthesis
■653    ▼aMachine  learning
■690    ▼a0984
■690    ▼a0464
■71020▼aUniversity  of  California,  Los  Angeles▼bComputer  Science  0201.
■7730  ▼tDissertations  Abstracts  International▼g85-12B.
■790    ▼a0031
■791    ▼aPh.D.
■792    ▼a2024
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T17162155▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서