MARC

 008250123s2024        us                              c    eng  d
■001000017163795
■00520250211152754
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798384448648
■035    ▼a(MiAaPQ)AAI31555673
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a621.3
■1001  ▼aLiew,  Harrison.
■24510▼aTowards  Scalable  Sub-THz  Massive  MIMO:  Beamforming  ASICs  and  3D  Die-to-Die  Interconnects
■260    ▼a[Sl]▼bUniversity  of  California,  Berkeley▼c2024
■260  1▼aAnn  Arbor▼bProQuest  Dissertations  &  Theses▼c2024
■300    ▼a136  p
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  86-03,  Section:  B.
■500    ▼aAdvisor:  Nikolic,  Borivoje.
■5021  ▼aThesis  (Ph.D.)--University  of  California,  Berkeley,  2024.
■520    ▼aThe  incessant  growth  of  wireless  communication  demand  is  driving  the  desire  for  massive  antenna  arrays  operating  at  mm-Wave  to  sub-THz  carrier  frequencies,  where  many  GHz  of  bandwidth  are  readily  available.  However,  this  opportunity  comes  with  an  integration  dilemma  as  antenna  pitch  falls  below  1mm  and  digitized  baseband  data  rates  surpass  a  terabit  per  second.  To  address  these  and  other  design  challenges,  heterogeneous  integration  (HI)  of  radio,  mixed-signal,  baseband,  and  power  delivery  chiplets  is  a  solution.  Towards  this  goal,  this  dissertation  presents  a  multi-part  exploration  into  the  technologies  and  design  methodologies  required  for  future  sub-THz  massive  MIMO  systems.First,  a  pair  of  baseband  ASICs  for  scalable  linear  massive  MIMO  arrays  with  digital  beamforming  is  presented.  The  learnings  from  the  design  process  of  these  chips  is  directly  applied  to  the  improvement  of  Hammer,  a  physical  design  flow  generator,  that  has  since  accelerated  the  implementation  of  over  ten  research  chips  and  is  now  used  in  multiple  courses.  Extrapolating  from  the  integration  limitations  of  the  presented  and  other  state-of-the-art  chips,  the  scaling  challenges  and  HI  opportunities  of  sub-THz  two-dimensional  massive  MIMO  arrays  is  subsequently  reviewed.  The  findings  culminate  in  a  case  for  3D  chiplet  integration  into  "radio  cubes",  which  are  consequently  tiled  horizontally  into  a  scalable  array.  To  enable  3D  integration,  a  comprehensive  study  of  technology  constraints  for  standardizing  3D  die-to-die  interconnects  is  performed,  demonstrating  how  scaling  roadmaps  for  process  and  packaging  technologies  converge  towards  a  very  different  circuit  architecture  compared  to  existing  die-to-die  interconnects.  Given  the  opportunities  afforded  by  this  architecture,  a  Chisel  generator  framework  is  presented  that  performs  rapid  design  space  exploration  for  a  novel  defect  repair  mechanism  and  validates  a  new  standard  (UCIe-3D™)  in  the  Intel  16  process  technology.  Most  importantly,  this  generator  demonstrates  a  significant  design  effort  reduction  for  exploring  and  implementing  die-to-die  interconnects-a  key  enabler  for  a  future  chiplet  ecosystem.  Finally,  with  solutions  proposed  for  key  technologies  needed  for  the  envisioned  heterogeneously-integrated  system,  a  set  of  integration  concepts  is  presented,  detailing  remaining  technological  feasibility  tradeoffs.
■590    ▼aSchool  code:  0028.
■650  4▼aElectrical  engineering
■650  4▼aComputer  science
■653    ▼aWireless  communication  demand
■653    ▼aDigital  beamforming
■653    ▼aChiplet  ecosystem
■653    ▼aChisel  generator  framework
■690    ▼a0544
■690    ▼a0984
■71020▼aUniversity  of  California,  Berkeley▼bElectrical  Engineering  &  Computer  Sciences.
■7730  ▼tDissertations  Abstracts  International▼g86-03B.
■790    ▼a0028
■791    ▼aPh.D.
■792    ▼a2024
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T17163795▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서