MARC

 008260126s2023        us                              c    eng  d
■001000017360516
■00520260202105539
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798265400857
■035    ▼a(MiAaPQ)AAI32315070
■035    ▼a(MiAaPQ)GeorgiaTech72020
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a600
■1001  ▼aBrummer,  Amy  C.
■24510▼aEngineering  a  Self-Aligned  Metal-Oxide-Semiconductor  Gate  Stack  for  Nano-Modular  Device  Fabrication
■260    ▼a[Sl]▼bGeorgia  Institute  of  Technology▼c2023
■260  1▼aAnn  Arbor▼bProQuest  Dissertations  &  Theses▼c2023
■300    ▼a145  p
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  87-05,  Section:  A.
■500    ▼aAdvisor:  Vogel,  Eric  M.;Filler,  Michael  A.
■5021  ▼aThesis  (Ph.D.)--Georgia  Institute  of  Technology,  2023.
■520    ▼aConventional  integrated  circuit  technology  has  made  great  strides  over  the  past  50  years  and  today  can  produce  integrated  circuits  (ICs)  with  billions  of  nanoscale  transistors.  However,  much  of  today's  state-of-the-art  semiconductor  research  focuses  on  technological  improvements  and  advancements  for  manufacturing  within  the  already  established  IC  fabrication  framework.  The  planar  process  for  IC  manufacturing  involves  hundreds  of  precise  processing  steps  to  fabricate  monolithic  ICs,  and  the  development  of  new  chip  designs  is  an  expensive  and  long  process,  which  can  limit  process  and  product  innovation.  But  what  if  electronics  fabrication  could  be  a  more  dynamic  and  customizable  process  that  could  still  manufacture  are  large  scales?  By  shifting  the  fabrication  paradigm  and  embracing  scalable,  bottom-up  manufacturing  techniques,  fully  formed  highperformance  transistors  can  be  produced  and  interconnected  for  low-cost  fabrication  of  customizable  circuitry.  For  example,  high-performance  modular  nanowire  transistors  can  be  synthesized  using  bulk  processing  methods.  The  pre-fabricated  devices  can  be  deposited  on  a  substrate,  and  metal  interconnects  can  be  adaptively  printed  to  form  circuits.This  work  focuses  on  developing  a  self-aligned  gate  stack  that  would  enable  the  production  of  bottom-up  nanowire  electronic  devices  and  on  understanding  how  material  deposition  and  post-processing  impacts  performance  of  the  devices.  A  polymer  masking  material  is  used  to  pattern  dopant-modulated  silicon  (Si)  nanowires.  This  enables  the  selective  deposition  of  a  high-κ  dielectric  and  a  metal  electrode  via  atomic  layer  deposition  (ALD)  to  form  a  metal-oxide-semiconductor  (MOS)  gate  stack  around  the  channel  region  of  the  nanowire.  This  final  structure  is  a  functional,  nano-modular  field-effect  transistor  device  that  can  be  interconnected  with  other  devices  to  form  circuits.In  the  first  part  of  this  work,  we  develop  the  techniques  and  investigate  the  materials  needed  to  fabricate  the  self-aligned  gate  stack.  The  polymer  patterning  process,  referred  to  as  Selective  Co-Axial  Lithography  via  Etching  of  Surfaces  (SCALES),  has  been  previously  demonstrated  by  the  group  on  semiconductor  nanowires.  This  work  adapts  the  SCALES  process  for  planar  Si  substrates  to  enable  the  use  of  characterization  techniques  that  require  samples  larger  than  a  nanowire.  With  the  planar  SCALES  process,  a  polymer  film  is  synthesized  across  the  entire  surface  of  a  planar,  dopant-modulated  substrate  and  then  selectively  etched  with  potassium  hydroxide.  Polymer  remains  attached  to  the  heavily  boron-doped  regions,  resulting  in  a  polymer  mask  aligned  to  the  dopant  pattern  of  the  underlying  substrate.  This  patterned  polymer  mask  enables  the  use  of  area-selective  atomic  layer  deposition  (AS-ALD)  to  deposit  the  high-κ  dielectric  and  metal  electrode.  The  selectivity  of  deposition  is  investigated  for  a  variety  of  oxides  and  metals  via  AS-ALD,  and  ultimately  hafnium  oxide  and  platinum  are  determined  to  be  the  optimal  materials  system.The  second  part  of  this  work  focuses  on  fabricating  and  optimizing  the  self-aligned  gate  stack.  We  first  demonstrate  the  successful  deposition  of  a  complete  MOS  gate  stack  by  selectively  depositing  Pt  on  top  of  HfO2  on  a  boron-patterned  Si  substrate.  The  resulting  structures  are  MOS  capacitors  that  are  characterized  electronically  to  investigate  how  the  selective  deposition  and  post-deposition  anneal  impacts  device  performance.  The  quality  of  the  oxide-semiconductor  interface  is  particularly  important  for  MOS  device  performance,  so  the  HfO2-Si  interface  is  investigated  in  detail  by  examining  different  SiO2  interlayer  formation  techniques.  Physical  characterization  is  used  to  understand  the  relationship  between  the  interlayer  formation  and  electrical  performance.  In  summary,  this  work  develops  a  self-aligned  gate  stack  fabrication  process  and  investigates  the  impact  of  processing  on  the  electrical  performance  of  the  materials.  And  this  self-aligned  gate  stack  deposition  process  provides  a  pathway  towards  fabricating  modular  nanowire  transistors.
■590    ▼aSchool  code:  0078.
■650  4▼aMetals
■650  4▼aBoron
■650  4▼aSemiconductor  research
■650  4▼aGold
■650  4▼aElectrodes
■650  4▼aNanoparticles
■650  4▼aPolymerization
■650  4▼aNanomaterials
■650  4▼aElectronics
■650  4▼aTransistors
■650  4▼aScanning  electron  microscopy
■650  4▼aNitrogen
■650  4▼aPolymers
■650  4▼aIntegrated  circuits
■650  4▼aNanowires
■650  4▼aGases
■650  4▼aPlasma  etching
■650  4▼aChemical  vapor  deposition
■650  4▼aComputer  engineering
■650  4▼aDesign
■650  4▼aSilicon  wafers
■650  4▼aAnalytical  chemistry
■650  4▼aElectrical  engineering
■650  4▼aIndustrial  engineering
■650  4▼aMaterials  science
■650  4▼aNanotechnology
■650  4▼aPolymer  chemistry
■690    ▼a0389
■690    ▼a0464
■690    ▼a0486
■690    ▼a0544
■690    ▼a0546
■690    ▼a0794
■690    ▼a0652
■690    ▼a0495
■71020▼aGeorgia  Institute  of  Technology.
■7730  ▼tDissertations  Abstracts  International▼g87-05A.
■790    ▼a0078
■791    ▼aPh.D.
■792    ▼a2023
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T17360516▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서