MARC

 008260126s2024        us                              c    eng  d
■001000017360600
■00520260202105553
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798265406330
■035    ▼a(MiAaPQ)AAI32315837
■035    ▼a(MiAaPQ)GeorgiaTech75177
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a621.384
■1001  ▼aRahman,  Nael  Mizanur.
■24510▼aHigh  Performance  Compute  Accelerators  for  Radio  Frequency  Signal  Processing  Applications
■260    ▼a[Sl]▼bGeorgia  Institute  of  Technology▼c2024
■260  1▼aAnn  Arbor▼bProQuest  Dissertations  &  Theses▼c2024
■300    ▼a109  p
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  87-05,  Section:  B.
■500    ▼aAdvisor:  Mukhopadhyay,  Saibal.
■5021  ▼aThesis  (Ph.D.)--Georgia  Institute  of  Technology,  2024.
■520    ▼aSignal  processing  algorithms  for  Radio  Frequency  (RF)  sensors,  RF  communication  and  RF  interaction  have  seen  remarkable  progress,  aligning  with  the  rapid  advancements  in  wireless  communication  standards.  The  resulting  surge  in  data  volume  presents  a  challenge:  processing  this  data  at  high  throughput  without  causing  a  bottleneck.  Additionally  as  computational  models  themselves  become  increasingly  complex,  there's  a  growing  need  to  develop  hardware  capable  of  handling  such  high-throughput  demands.  Furthermore,  in  interconnected  systems  where  data  is  transferred  between  sensor  front-ends  and  processor  back-ends,  the  security  of  this  data  transfer  is  critical,  necessitating  high-throughput,  secure  encryption  solutions.This  thesis  focuses  on  the  design  of  scalable,  high-performance  compute  accelerators  for  RF  signal  processing  applications,  with  a  specific  focus  on  high-bandwidth  RF  emulation  and  Multiple  Input  digital  RF  beamforming.  This  is  achieved  by  combining  Inmemory/Near-memory  architectures  with  high  throughput  digital  compute  engine  design.We  begin  by  demonstrating  a  Near-Memory  digital  compute  accelerator  for  real-time  emulation  of  RF  interactions.  This  architecture  allows  for  the  simulation  of  complex  RF  interactions  within  dynamic  environments,  incorporating  various  physical  phenomena,  simultaneously  providing  low  compute  latency  as  well  as  high  emulation  bandwidth.Next,  we  present  a  Compute-In-Memory  based  digital  beamforming  accelerator.  This  design  confronts  the  core  challenges  of  scalability  and  energy  efficiency  in  large-scale  MIMO  RX  digital  beamformers.  It  achieves  substantial  power  savings  compared  to  traditional  beamforming  architectures  while  minimally  impacting  beam  accuracy.Finally  we  propose  security-aware  pipelining  techniques  that  use  algorithmic  key  diffusion  to  enhance  the  throughput  of  PRINCE  encryption  accelerators  while  maintaining  robustness  against  side-channel  attacks.  This  approach  is  crucial  for  securing  high-bandwidth  data  transmission  between  RF  front  end  sensors  and  back-end  (off-site)  control  units/host  processors.  Additionally,  we  introduce  a  custom  lightweight  power  supply  sensor  that  enables  the  detection  of  power  side-channel  attacks  on  encryption  engines  with  minimal  hardware  overheads,  further  bolstering  the  security  of  these  systems.
■590    ▼aSchool  code:  0078.
■650  4▼aWireless  communications
■650  4▼aReceivers  &  amplifiers
■650  4▼aRadio  frequency
■650  4▼aBandwidths
■650  4▼aSignal  processing
■650  4▼aAntennas
■650  4▼aEngines
■650  4▼aEnergy  consumption
■650  4▼aData  transmission
■650  4▼aRadar  systems
■650  4▼aElectrical  engineering
■690    ▼a0544
■71020▼aGeorgia  Institute  of  Technology.
■7730  ▼tDissertations  Abstracts  International▼g87-05B.
■790    ▼a0078
■791    ▼aPh.D.
■792    ▼a2024
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T17360600▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서