MARC

 008260126s2024        us                              c    eng  d
■001000017360727
■00520260202105611
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798265428219
■035    ▼a(MiAaPQ)AAI32316400
■035    ▼a(MiAaPQ)Stanfordgc484kn8900
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a535
■1001  ▼aWahid,  Sumaiya.
■24510▼aOxide  and  Chalcogenide  Devices  for  Low-Temperature  (Sub-300  °C)  Integration  on  Rigid  and  Flexible  Substrates
■260    ▼a[Sl]▼bStanford  University▼c2024
■260  1▼aAnn  Arbor▼bProQuest  Dissertations  &  Theses▼c2024
■300    ▼a135  p
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  87-05,  Section:  B.
■500    ▼aAdvisor:  Pop,  Eric.
■5021  ▼aThesis  (Ph.D.)--Stanford  University,  2024.
■520    ▼aThe  21st  century's  data-intensive  applications  demand  advanced  solutions  in  electronics,  with  three-dimensional  (3D)  integration  of  diverse  devices  and  integrated  circuits  standing  at  the  forefront.  To  meet  these  requirements,  sequential  fabrication  of  multiple  device  layers  on  rigid  substrates  like  silicon  presents  a  promising  avenue,  enabling  enhanced  scaling,  computational  capacity,  and  speed.  Crucially,  this  approach  requires  sufficiently  low-temperature  (sub-500  ℃)  integration  to  maintain  the  performance  of  underlying  devices.  In  effect,  low-temperature  fabrication  of  electronics  can  enable  both  sequential  3D  integration,  and  other  applications  like  flexible  electronic  devices.In  this  thesis,  I  first  examine  the  potential  of  n-type  semiconductor  oxides  for  transistors  fabricated  at  temperatures  below  300  ℃.  The  focus  is  on  utilizing  ~4  nm  thin  sputtered  indium  tin  oxide  (ITO)  as  the  channel  material  in  various  transistor  configurations.  By  investigating  the  critical  process  parameters  that  influence  the  threshold  voltage  of  ITO  transistors,  I  discuss  the  fabrication  of  high-performance  dual-gated  ITO  transistors  with  channel  lengths  down  to  ~60  nm.  Additionally,  I  assess  the  stability  of  the  threshold  voltage  in  ITO  transistors  under  gate  bias  and  temperature  stress,  to  evaluate  their  reliability  for  practical  applications.Next,  I  explore  the  low-temperature  (sub-200  ℃)  fabrication  of  p-type  chalcogenide  transistors,  showcasing  a  broader  spectrum  of  materials  suitable  for  back-end-of-line  applications.  Finally,  I  introduce  a  novel  transfer  method  for  achieving  well-aligned  nanoscale  transistors  and  other  devices  usually  built  at  higher  temperatures,  on  thermally  limiting  flexible  substrates.In  summary,  the  presented  studies  demonstrate  multiple  pathways  for  the  lowtemperature  integration  of  multifunctional  electronics,  with  n-type  oxide  transistors,  particularly  those  utilizing  ITO,  at  the  center  of  this  advancement.  These  findings  not  only  enhance  the  understanding  of  oxide  transistor  functionality  and  reliability  but  also  pave  the  way  for  innovative  applications  in  both  rigid  and  flexible  electronic  devices,  underscoring  the  pivotal  role  of  low-temperature  processes  in  future  electronic  integration.
■590    ▼aSchool  code:  0212.
■650  4▼aSpectrum  analysis
■650  4▼aSemiconductors
■650  4▼aScanning  electron  microscopy
■650  4▼aElectron  microscopes
■650  4▼aAnalytical  chemistry
■650  4▼aOptics
■690    ▼a0486
■690    ▼a0752
■71020▼aStanford  University.
■7730  ▼tDissertations  Abstracts  International▼g87-05B.
■790    ▼a0212
■791    ▼aPh.D.
■792    ▼a2024
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T17360727▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서