MARC

 008260126s2024        us                              c    eng  d
■001000017360321
■00520260202105506
■006m          o    d                
■007cr#unu||||||||
■020    ▼a9798263328979
■035    ▼a(MiAaPQ)AAI32308036
■035    ▼a(MiAaPQ)GeorgiaTech78613
■040    ▼aMiAaPQ▼cMiAaPQ
■0820  ▼a610
■1001  ▼aMandal,  Arindam.
■24510▼aDigitally-Assisted  and  Artifact-Robust  Next-Generation  Closed-Loop  Neural  Interfaces
■260    ▼a[Sl]▼bGeorgia  Institute  of  Technology▼c2024
■260  1▼aAnn  Arbor▼bProQuest  Dissertations  &  Theses▼c2024
■300    ▼a100  p
■500    ▼aSource:  Dissertations  Abstracts  International,  Volume:  87-05,  Section:  B.
■500    ▼aAdvisor:  Sarkar,  Vivek.
■5021  ▼aThesis  (Ph.D.)--Georgia  Institute  of  Technology,  2024.
■520    ▼aNext-generation  closed-loop  neuromodulation  systems  require  miniature,  high-density,  artifact-tolerant  neural  sensing,  low  loop-latency,  and  spatially  selective,  programmable  neural  stimulation.  We  introduce  a  novel  digitally-assisted  and  artifact-robust  neural  stimulator  and  recording  front-end  to  meet  these  needs  of  future  bidirectional  neuromodulation.The  proposed  stimulator  demonstrates  spatially  targeted  neural  stimulation  with  suppression  of  driver  nonideality  induced  common-mode  (CM)  artifacts  in  low-latency  closedloop  neuromodulation.  The  proposed  approach  utilizes  computationally  guided  concurrent  stimulation  across  multiple  electrodes  to  achieve  spatial  selectivity.  The  stimulator  architecture  supports  flexible  storage  of  multiple  pre-computed  stimulus  patterns  in  integrated  memory,  allowing  rapid  recall  and  delivery  of  selected  patterns  in  response  to  decoded  neural  activity.  A  combination  of  the  stimulator  circuit  architecture  and  mixed-signal  current  imbalance  compensation  techniques  effectively  suppress  CM  artifacts  to  below  50  mV.  These  techniques  are  demonstrated  in  a  180  nm  HV  CMOS  test-chip  containing  46  stimulation  drivers  of  26  V  compliance  and  validated  through  a  combination  of  bench,  saline,  and  in  vivo  tests.Our  proposed  32-channel  recording  analog  front-end  (AFE)  architecture  exhibits  rapid  recovery  from  intrinsic  differential-mode  large  stimulation  artifacts  while  delivering  highresolution  digitized  data  with  ultra-low  latency.  The  time-multiplexed  AFE  architecture  ensures  low  area  and  power  consumption,  paving  the  way  for  building  high-density  neural  interfaces.  We  introduce  a  novel  technique  for  the  correction  of  feedback  digital-to-analog  converter  (DAC)  non-linearities,  contributing  to  enhanced  Signal-to-Noise-and-Distortion  Ratio  (SNDR).  Additionally,  the  AFE  reduces  the  input-channel  current  to  prevent  signal  quality  degradation.  Fabricated  in  a  65  nm  CMOS  process,  the  direct  digitization  AFE  achieves  85.4  dB  SNDR  in  a  500  Hz  bandwidth,  resulting  in  a  Schreier  figure  of  merit  of  172.1  dB,  which  is  the  highest  among  the  existing  time-multiplexed  neural  AFEs.
■590    ▼aSchool  code:  0078.
■650  4▼aBiomarkers
■650  4▼aDigitization
■650  4▼aSpectrum  allocation
■650  4▼aElectrodes
■650  4▼aBandwidths
■650  4▼aSignal  processing
■650  4▼aElectrical  engineering
■650  4▼aOptics
■650  4▼aElectromagnetics
■690    ▼a0544
■690    ▼a0752
■690    ▼a0607
■71020▼aGeorgia  Institute  of  Technology.
■7730  ▼tDissertations  Abstracts  International▼g87-05B.
■790    ▼a0078
■791    ▼aPh.D.
■792    ▼a2024
■793    ▼aEnglish
■85640▼uhttp://www.riss.kr/pdu/ddodLink.do?id=T17360321▼nKERIS▼z이  자료의  원문은  한국교육학술정보원에서  제공합니다.

미리보기

내보내기

chatGPT토론

Ai 추천 관련 도서